Azis, Muhammad (2019) OPTIMASI PENEMPATAN KAPASITOR UNTUK IEEE 33 BUS SISTEM DAN 118 BUS SISTEM MENGGUNAKAN ETAP 12.6. S1 thesis, Fakultas Teknik Universitas Sultan Ageng Tirtayasa.

	Text (Fulltext) Full Skripsi_Teknik Elektro_Muhammad Azis 3332150035.pdf Restricted to Registered users only Download (4MB)
	Text (Abstrak) ABSTRAK1.pdf Download (180kB)

Abstract

Salah satu cara untuk mengurangi daya reaktif dalam sistem distribusi adalah dengan memasang kapasitor bank. Penempatan kapasitor bank yang optimal dapat mengurangi biaya yang dikeluarkan. Dalam penelitian ini membahas optimalisasi penempatan kapasitor untuk IEEE 33 bus sistem dan IEEE 118 bus sistem dengan menggunakan ETAP 12.6. Metode yang digunakan optimal capacitor placement pada ETAP 12.6 adalah metode algoritma genetika. Hasil penelitian ini menunjukkan bahwa penggunaan optimal capacitor placement pada IEEE 33 bus sistem dan IEEE 118 bus sistem dapat mengurangi rugi rugi daya juga dapat meningkatkan profil tegangan.

Item Type:	Thesis (S1)
Contributors:	Contribution Contributors NIP/NIM Thesis advisor Hartono, Hartono UNSPECIFIED
Uncontrolled Keywords:	Algoritma Genetika, Optimasi Penempatan Kapasitor, Rugi-rugi Daya, Jatuh Tegangan.
Subjects:	Q Science > Q Science (General) T Technology > TK Electrical engineering. Electronics Nuclear engineering
Divisions:	03-Fakultas Teknik > 20201-Jurusan Teknik Elektro
Depositing User:	Perpustakaan FT
Date Deposited:	21 Jun 2024 15:53
Last Modified:	21 Jun 2024 15:53
URI:	http://eprints.untirta.ac.id/id/eprint/36544

Actions (login required)

View Item